權(quán)利要求

1.半導(dǎo)體器件的制作方法，其特征在于，至少包括以下步驟： 提供一襯底，在所述襯底上形成墊氧化層； 在所述襯底內(nèi)形成多個(gè)淺溝槽； 在所述淺溝槽底部的所述襯底中注入雜質(zhì)離子，形成埋層區(qū)； 在所述淺溝槽內(nèi)沉積絕緣介質(zhì)，形成第一淺溝槽隔離結(jié)構(gòu)和多個(gè)第二淺溝槽隔離結(jié)構(gòu)，所述第一淺溝槽隔離結(jié)構(gòu)位于半導(dǎo)體器件內(nèi)，所述第二淺溝槽隔離結(jié)構(gòu)位于相鄰所述半導(dǎo)體器件之間； 在所述襯底內(nèi)形成漂移區(qū)，且所述漂移區(qū)包裹所述第一淺溝槽隔離結(jié)構(gòu)和所述第一淺溝槽隔離結(jié)構(gòu)底部的所述埋層區(qū)； 在所述襯底內(nèi)形成阱區(qū)； 在所述墊氧化層上形成柵極材料層，并刻蝕所述柵極材料層、所述第一淺溝槽隔離結(jié)構(gòu)和所述墊氧化層，形成柵極結(jié)構(gòu)； 在所述阱區(qū)內(nèi)形成源區(qū)；以及 在所述漂移區(qū)內(nèi)形成漏區(qū)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述埋層區(qū)的形成步驟包括： 形成所述淺溝槽后，在所述淺溝槽內(nèi)壁和底部形成內(nèi)襯氧化層；以及 向所述淺溝槽底部的所述襯底內(nèi)注入所述雜質(zhì)離子。 3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制作方法，其特征在于，所述雜質(zhì)離子的注入能量為15keV~30keV。 4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制作方法，其特征在于，所述雜質(zhì)離子的注入劑量為1x10 12 atoms/cm 2~1x10 14 atoms/cm 2。 5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述埋層區(qū)的底部呈方形或弧形設(shè)置。 6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述埋層區(qū)包裹的所述淺溝槽的深度，為所述淺溝槽深度的四分之一至二分之一。 7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述漂移區(qū)的深度大于所述淺溝槽的深度，所述漂移區(qū)還包裹與所述漂移區(qū)接觸的所述第二淺溝槽隔離結(jié)構(gòu)底部的部分所述埋層區(qū)。 8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述阱區(qū)的深度和所述漂移區(qū)的深度相等，所述阱區(qū)包裹遠(yuǎn)離所述漂移區(qū)一側(cè)的所述第二淺溝槽隔離結(jié)構(gòu)底部的部分所述埋層區(qū)。 9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，形成的所述柵極結(jié)構(gòu)覆蓋部分所述第一淺溝槽隔離結(jié)構(gòu)，并向所述阱區(qū)方向延伸，直至覆蓋部分所述阱區(qū)。 10.半導(dǎo)體器件，其特征在于，包括： 襯底； 漂移區(qū)，設(shè)置在所述襯底內(nèi)； 阱區(qū)，與所述漂移區(qū)并列設(shè)置在所述襯底內(nèi)； 第一淺溝槽隔離結(jié)構(gòu)和多個(gè)第二淺溝槽隔離結(jié)構(gòu)，所述第一淺溝槽隔離結(jié)構(gòu)位于半導(dǎo)體器件內(nèi)，所述第二淺溝槽隔離結(jié)構(gòu)位于相鄰所述半導(dǎo)體器件之間； 埋層區(qū)，設(shè)置在所述第一淺溝槽隔離結(jié)構(gòu)和所述第二淺溝槽隔離結(jié)構(gòu)的底部，且所述漂移區(qū)包裹所述第一淺溝槽隔離結(jié)構(gòu)和所述第一淺溝槽隔離結(jié)構(gòu)底部的所述埋層區(qū)； 柵極結(jié)構(gòu)，設(shè)置在部分所述第一淺溝槽隔離結(jié)構(gòu)上，并向所述阱區(qū)方向延伸，直至覆蓋部分所述阱區(qū)； 源區(qū)，設(shè)置在所述阱區(qū)內(nèi)；以及 漏區(qū)，設(shè)置在所述漂移區(qū)內(nèi)。

說(shuō)明書(shū)

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，特別涉及半導(dǎo)體器件及其制作方法。

背景技術(shù)

集成電源管理電路(Power Management IC，PMIC)是用于電壓轉(zhuǎn)換、穩(wěn)壓以及電池管理的集成電路。通過(guò)PMIC可以處理電源系統(tǒng)時(shí)序，為多種負(fù)載供電，管理多個(gè)外部電源。其中，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Lateral double diffusion MOS，LDMOS)可以在開(kāi)關(guān)模式下工作，功耗極低。且LDMOS器件是整個(gè)集成電源管理電路的關(guān)鍵。目前，獲得高耐壓的LDMOS器件成為研究的重點(diǎn)，但在滿足高耐壓的同時(shí)，LDMOS器件的導(dǎo)通電阻也會(huì)增加，影響LDMOS器件的性能。

因此，如何獲得高耐壓以及低導(dǎo)通電阻的半導(dǎo)體器件成為了一個(gè)重點(diǎn)研究。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法，通過(guò)本發(fā)明提供的半導(dǎo)體器件及其制作方法，可提高半導(dǎo)體器件的耐壓性，獲得高質(zhì)量的半導(dǎo)體器件。

為解決上述技術(shù)問(wèn)題，本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：

本發(fā)明提供一種半導(dǎo)體器件的制作方法，至少包括以下步驟：

提供一襯底，在所述襯底上形成墊氧化層；

在所述襯底內(nèi)形成多個(gè)淺溝槽；

在所述淺溝槽底部的所述襯底中注入雜質(zhì)離子，形成埋層區(qū)；

在所述淺溝槽內(nèi)沉積絕緣介質(zhì)，形成第一淺溝槽隔離結(jié)構(gòu)和多個(gè)第二淺溝槽隔離結(jié)構(gòu)，所述第一淺溝槽隔離結(jié)構(gòu)位于半導(dǎo)體器件內(nèi)，所述第二淺溝槽隔離結(jié)構(gòu)位于相鄰所述半導(dǎo)體器件之間；

在所述襯底內(nèi)形成漂移區(qū)，且所述漂移區(qū)包裹所述第一淺溝槽隔離結(jié)構(gòu)和所述第一淺溝槽隔離結(jié)構(gòu)底部的所述埋層區(qū)；

在所述襯底內(nèi)形成阱區(qū)；

在所述墊氧化層上形成柵極材料層，并刻蝕所述柵極材料層、所述第一淺溝槽隔離結(jié)構(gòu)和所述墊氧化層，形成柵極結(jié)構(gòu)；

在所述阱區(qū)內(nèi)形成源區(qū)；以及

在所述漂移區(qū)內(nèi)形成漏區(qū)。

在本發(fā)明一實(shí)施例中，所述埋層區(qū)的形成步驟包括：

形成所述淺溝槽后，在所述淺溝槽內(nèi)壁和底部形成內(nèi)襯氧化層；以及

以所述內(nèi)襯氧化層為掩膜，向所述淺溝槽底部的所述襯底內(nèi)注入所述雜質(zhì)離子。

在本發(fā)明一實(shí)施例中，所述雜質(zhì)離子的注入能量為15keV~30keV。

在本發(fā)明一實(shí)施例中，所述雜質(zhì)離子的注入劑量為1x10 12atoms/cm 2~1x10 14atoms/cm 2。

在本發(fā)明一實(shí)施例中，所述埋層區(qū)的底部呈方形或弧形設(shè)置。

在本發(fā)明一實(shí)施例中，所述埋層區(qū)包裹的所述淺溝槽的深度，為所述淺溝槽深度的四分之一至二分之一。

在本發(fā)明一實(shí)施例中，所述漂移區(qū)的深度大于所述淺溝槽的深度，所述漂移區(qū)還包裹與所述漂移區(qū)接觸的所述第二淺溝槽隔離結(jié)構(gòu)底部的部分所述埋層區(qū)。

在本發(fā)明一實(shí)施例中，所述阱區(qū)的深度和所述漂移區(qū)的深度相等，所述阱區(qū)包裹遠(yuǎn)離所述漂移區(qū)一側(cè)的所述第二淺溝槽隔離結(jié)構(gòu)底部的部分所述埋層區(qū)。

在本發(fā)明一實(shí)施例中，形成的所述柵極結(jié)構(gòu)覆蓋部分所述第一淺溝槽隔離結(jié)構(gòu)，并向所述阱區(qū)方向延伸，直至覆蓋部分所述阱區(qū)。

本發(fā)明還提供一種半導(dǎo)體器件，至少包括：

襯底；

漂移區(qū)，設(shè)置在所述襯底內(nèi)；

阱區(qū)，與所述漂移區(qū)并列設(shè)置在所述襯底內(nèi)；

第一淺溝槽隔離結(jié)構(gòu)和多個(gè)第二淺溝槽隔離結(jié)構(gòu)，所述第一淺溝槽隔離結(jié)構(gòu)位于半導(dǎo)體器件內(nèi)，所述第二淺溝槽隔離結(jié)構(gòu)位于相鄰所述半導(dǎo)體器件之間；

埋層區(qū)，設(shè)置在所述第一淺溝槽隔離結(jié)構(gòu)和所述第二淺溝槽隔離結(jié)構(gòu)的底部，且所述漂移區(qū)包裹所述第一淺溝槽隔離結(jié)構(gòu)和所述第一淺溝槽隔離結(jié)構(gòu)底部的所述埋層區(qū)；

柵極結(jié)構(gòu)，設(shè)置在部分所述第一淺溝槽隔離結(jié)構(gòu)上，并向所述阱區(qū)方向延伸，直至覆蓋部分所述阱區(qū)；

源區(qū)，設(shè)置在所述阱區(qū)內(nèi)；以及

漏區(qū)，設(shè)置在所述漂移區(qū)內(nèi)。

綜上所述，本發(fā)明提供一種半導(dǎo)體器件的制作方法，在漂移區(qū)內(nèi)形成橫向NPN結(jié)，降低半導(dǎo)體器件的導(dǎo)通電阻。埋層區(qū)的制作不需要進(jìn)行光罩工序，簡(jiǎn)化制作工藝，降低生產(chǎn)成本。改善漂移區(qū)內(nèi)電場(chǎng)分布，提高半導(dǎo)體器件的耐壓性。柵極氧化層包括部分淺溝槽隔離結(jié)構(gòu)，減少柵極氧化層的擊穿現(xiàn)象，提高器件性能。通過(guò)本發(fā)明提供一種半導(dǎo)體器件的制作方法，可獲得高質(zhì)量的半導(dǎo)體器件。

當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為一實(shí)施例中襯底和墊氧化層結(jié)構(gòu)示意圖。

圖2為一實(shí)施例中光刻膠層結(jié)構(gòu)示意圖。

圖3為一實(shí)施例中淺溝槽位置示意圖。

圖4為一實(shí)施例中內(nèi)襯氧化層結(jié)構(gòu)示意圖。

圖5為一實(shí)施例中埋層區(qū)結(jié)構(gòu)示意圖。

圖6至圖7為一實(shí)施例中淺溝槽隔離結(jié)構(gòu)形成過(guò)程示意圖。

圖8為一實(shí)施例中漂移區(qū)和阱區(qū)分布示意圖。

圖9為一實(shí)施例中柵極材料層結(jié)構(gòu)示意圖。

圖10至圖11為一實(shí)施例中柵極結(jié)構(gòu)形成過(guò)程示意圖。

圖12至圖13為一實(shí)施例中側(cè)墻結(jié)構(gòu)形成過(guò)程示意圖。

圖14為一實(shí)施例中源區(qū)和漏區(qū)結(jié)構(gòu)示意圖。

圖15為一實(shí)施例中半導(dǎo)體器件結(jié)構(gòu)示意圖。

標(biāo)號(hào)說(shuō)明：

10襯底；11墊氧化層；12墊氮化層；13光刻膠層；131第一開(kāi)口；132第二開(kāi)口；133淺溝槽；134內(nèi)襯氧化層；14埋層區(qū)；15淺溝槽隔離結(jié)構(gòu)；151絕緣介質(zhì)；152第一淺溝槽隔離結(jié)構(gòu)；153第二淺溝槽隔離結(jié)構(gòu)；16漂移區(qū)；17阱區(qū)；18柵極材料層；19圖案化光刻膠層；20柵極氧化層；201第一分部；202第二分部；21柵極結(jié)構(gòu)；22側(cè)墻結(jié)構(gòu)；221側(cè)墻介質(zhì)層；23漏區(qū)；24源區(qū)；25自對(duì)準(zhǔn)硅化物阻擋層。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

在本發(fā)明中，需要說(shuō)明的是，如出現(xiàn)術(shù)語(yǔ)“中心”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“內(nèi)”、“外”等，其所指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本申請(qǐng)和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本申請(qǐng)的限制。此外，如出現(xiàn)術(shù)語(yǔ)“第一”、“第二”僅用于描述和區(qū)分目的，而不能理解為指示或暗示相對(duì)重要性。

本發(fā)明提供的一種半導(dǎo)體器件及其制作方法，對(duì)橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Lateral double diffusion MOS，LDMOS)的結(jié)構(gòu)進(jìn)行優(yōu)化，獲得具有耐高壓以及低導(dǎo)通電阻等優(yōu)異性能的LDMOS器件。制備的LDMOS器件可廣泛應(yīng)用在通信、交通、能源、醫(yī)學(xué)、家用電器以及航空航天等各個(gè)領(lǐng)域。

請(qǐng)參閱圖1所示，在本發(fā)明一實(shí)施例中，首先提供襯底10，且襯底10可以為任意適于形成的材料，例如為碳化硅（SiC）、氮化鎵（GaN）、氮化鋁（AlN）、氮化銦（InN）、磷化銦（InP）、砷化鎵（GaAs）、硅鍺（GeSi）、藍(lán)寶石、硅片或者其它III/V化合物形成的半導(dǎo)體材料等，還包括這些半導(dǎo)體材料構(gòu)成的疊層結(jié)構(gòu)，或者為絕緣體上硅、絕緣體上層疊硅、絕緣體上鍺化硅以及絕緣體上鍺等。本發(fā)明并不限制襯底10的材料，且襯底10可以為P摻雜的半導(dǎo)體襯底，也可以為N摻雜的半導(dǎo)體襯底，本實(shí)施例中，襯底10例如為P摻雜的半導(dǎo)體襯底。

請(qǐng)參閱圖1所示，在本發(fā)明一實(shí)施例中，在襯底10上形成墊氧化層11，墊氧化層11例如為致密的氧化硅等材料，且例如可以通過(guò)干氧氧化法、濕氧氧化法或原位水汽生長(zhǎng)法等方法中的任一種，在襯底10上形成致密的墊氧化層11。在本實(shí)施例中，將襯底10放入例如900℃～1150℃溫度下的爐管，通入氧氣，襯底10與氧氣在高溫下反應(yīng)，生成致密的墊氧化層11，且通過(guò)該方法生成的墊氧化層11的質(zhì)量較好。其中，墊氧化層11的厚度例如為10nm~30nm，具體例如12nm、15nm、20nm或25nm等。

請(qǐng)參閱圖1所示，在本發(fā)明一實(shí)施例中，在墊氧化層11上形成墊氮化層12，墊氮化層12例如為氮化硅或氮化硅和氧化硅的混合物，在本實(shí)施例中，墊氮化層12例如為氮化硅層。其中，墊氧化層11作為緩沖層可以改善襯底10與墊氮化層12之間的應(yīng)力。在本發(fā)明中，例如可以通過(guò)低壓化學(xué)氣相沉積法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法形成墊氮化層12。具體的，例如將帶有墊氧化層11的襯底10放置于充有二氯硅烷與氨氣的爐管內(nèi)，在壓力例如為2T~10T，且在溫度例如為700℃~800℃下反應(yīng)，沉積墊氮化層12。且可以通過(guò)控制加熱時(shí)間調(diào)整墊氮化層12的厚度，墊氮化層12的厚度例如為80nm~150nm，具體例如為90nm、100nm、120nm、130nm、140nm或150nm等。墊氮化層12可保護(hù)襯底10免受淺溝槽隔離結(jié)構(gòu)制造過(guò)程中涉及的化學(xué)機(jī)械拋光平坦化制程（Chemical MechanicalPolishing，CMP）工藝的影響。且墊氮化層12在埋層區(qū)的形成過(guò)程中，可以作為掩膜，保護(hù)其他部位的襯底10不受損害。

請(qǐng)參閱圖2所示，在本發(fā)明一實(shí)施例中，可利用例如旋涂法在墊氮化層12上形成光刻膠層13，經(jīng)過(guò)曝光，顯影工藝，形成圖案化的光刻膠層13。圖案化的光刻膠層13上形成多個(gè)開(kāi)口，用于定位淺溝槽的位置，且開(kāi)口包括第一開(kāi)口131和第二開(kāi)口132。其中，第一開(kāi)口131設(shè)置在LDMOS器件的兩側(cè)，用于LDMOS器件和其他半導(dǎo)體器件之間的隔離，第二開(kāi)口132設(shè)置在第一開(kāi)口131之間，即第二開(kāi)口132設(shè)置在LDMOS器件內(nèi)，以降低器件的表面電場(chǎng)，且第二開(kāi)口132靠近一側(cè)的第一開(kāi)口131設(shè)置。

請(qǐng)參閱圖2至圖3所示，在本發(fā)明一實(shí)施例中，以圖案化的光刻膠層13為掩膜，定量刻蝕開(kāi)口內(nèi)的襯底10，以形成淺溝槽133。在本實(shí)施例中，例如采用干法刻蝕形成淺溝槽133，且刻蝕氣體例如包括氯氣（Cl 2）、三氟甲烷（CHF 3）、二氟甲烷（CH 2F 2）、三氟化氮（NF 3）、六氟化硫（SF 6）、溴化氫（HBr）中的一種或幾種混合，或它們和氧氣（O 2）組合。刻蝕完成后，去除圖案化的光刻膠層13，以形成淺溝槽133。

請(qǐng)參閱圖3至圖4所示，在本發(fā)明一實(shí)施例中，在形成淺溝槽133后，在淺溝槽133內(nèi)形成一內(nèi)襯氧化層134。在本實(shí)施例中，將襯底10例如放入爐管內(nèi)，將爐管的溫度控制在例如為500℃~650℃溫度下，以及爐管內(nèi)的壓力例如為10T~20T的條件下，通入混有少量氫氣的氧氣，氫氣和氧氣在淺溝槽133內(nèi)的硅表面上形成水蒸氣、OH自由基、O自由基等物質(zhì)的混合物，由于氫氣和氧氣的反應(yīng)產(chǎn)物不與墊氧化層11以及墊氮化層12反應(yīng)，所以只與淺溝槽133的內(nèi)壁和底部暴露的襯底10進(jìn)行反應(yīng)，以形成線型的內(nèi)襯氧化層134。其中，內(nèi)襯氧化層134例如包括氧化硅，且內(nèi)襯氧化層134的厚度例如為15nm~25nm。內(nèi)襯氧化層134會(huì)在淺溝槽133的底部拐角處沉積，形成圓角，圓角能夠減小接觸面積，解決潛在漏電的問(wèn)題，以及改善拐角處的耐壓性能。內(nèi)襯氧化層134還可以修復(fù)刻蝕時(shí)淺溝槽133側(cè)壁表面的損傷，提高LDMOS器件的電性和良率。同時(shí)，內(nèi)襯氧化層134作為形成埋層區(qū)的掩膜，降低雜質(zhì)離子注入過(guò)程中，對(duì)淺溝槽133的損傷。

請(qǐng)參閱圖4至圖5所示，在本發(fā)明一實(shí)施例中，在形成內(nèi)襯氧化層134后，以內(nèi)襯氧化層134和墊氮化層12為掩膜，注入雜質(zhì)離子形成埋層區(qū)14。具體的，在淺溝槽133內(nèi)，以低注入能量注入例如硼（B）、鎵（Ga）或氟化硼離子（BF 2 +）等P型雜質(zhì)離子，形成埋層區(qū)14，即形成P型埋層區(qū)。在本實(shí)施例中，P型雜質(zhì)離子的注入能量例如為15keV~30keV，注入劑量例如為1x10 12atoms/cm 2~1x10 14atoms/cm 2。注入能量可根據(jù)淺溝槽的深度進(jìn)行調(diào)整，因注入能量較低，因此埋層區(qū)14形成在淺溝槽133的底部，且埋層區(qū)14的底部呈方形或弧形等設(shè)置，并將淺溝槽133的底部包裹在內(nèi)，埋層區(qū)14包裹淺溝槽133的深度為淺溝槽133深度的四分之一至二分之一。在本實(shí)施例中，以形成N型LDMOS器件為例，在淺溝槽133的底部形成P型的埋層區(qū)14，在其他實(shí)施例中，若制備P型LDMOS器件，則可在淺溝槽的底部形成N型的埋層區(qū)，可根據(jù)制備的器件類型進(jìn)行選擇。

請(qǐng)參閱圖5至圖6所示，在本發(fā)明一實(shí)施例中，在淺溝槽133內(nèi)沉積絕緣介質(zhì)151，直至絕緣介質(zhì)151覆蓋墊氮化層12的表面。本發(fā)明并不限制絕緣介質(zhì)151的沉積方式，例如可以通過(guò)高密度等離子體化學(xué)氣相淀積（High Density Plasma CVD，HDP-CVD）或高深寬比化學(xué)氣相淀積（High Aspect Ratio Process CVD，HARP-CVD）等沉積方式，以形成高質(zhì)量的絕緣介質(zhì)151。在本實(shí)施例中，絕緣介質(zhì)151例如通過(guò)高密度等離子體化學(xué)氣相淀積法制備，且絕緣介質(zhì)151例如為低介電常數(shù)的氧化硅。在其他實(shí)施例中，絕緣介質(zhì)151還可以為其他絕緣的介電材料制備。

請(qǐng)參閱圖2、圖6至圖7所示，在本發(fā)明一實(shí)施例中，在制備完成絕緣介質(zhì)151后，對(duì)絕緣介質(zhì)151進(jìn)行平坦處理，例如利用化學(xué)機(jī)械拋光（Chemical Mechanical Polishing，CMP）工藝平坦化絕緣介質(zhì)151和部分墊氮化層12，使絕緣介質(zhì)151和墊氮化層12的高度一致。后對(duì)拋光后的墊氮化層12進(jìn)行刻蝕去除，本發(fā)明并不限制墊氮化層12的去除方法，例如采用干法刻蝕或濕法刻蝕等。在本實(shí)施例中，例如采用酸溶液進(jìn)行刻蝕，具體采用體積分?jǐn)?shù)例如為85%~88%的磷酸，在例如150℃~165℃的條件下，對(duì)墊氮化層12進(jìn)行刻蝕，再使用氫氟酸對(duì)絕緣介質(zhì)151進(jìn)行刻蝕，以形成淺溝槽隔離結(jié)構(gòu)15，其中，將位于器件內(nèi)的淺溝槽隔離結(jié)構(gòu)定義為第一淺溝槽隔離結(jié)構(gòu)152，將器件兩側(cè)的淺溝槽隔離結(jié)構(gòu)定義為第二淺溝槽隔離結(jié)構(gòu)153，即第一開(kāi)口131定義第二淺溝槽隔離結(jié)構(gòu)153的位置，第二開(kāi)口132定義第一淺溝槽隔離結(jié)構(gòu)152的位置。通過(guò)控制刻蝕時(shí)間，確保淺溝槽隔離結(jié)構(gòu)15與墊氧化層11遠(yuǎn)離襯底10的表面位于同一平面內(nèi)。

請(qǐng)參閱圖8所示，在本發(fā)明一實(shí)施例中，在淺溝槽隔離結(jié)構(gòu)15制備完成后，對(duì)襯底10進(jìn)行離子注入，以形成不同的摻雜區(qū)。即在半導(dǎo)體器件兩端的淺溝槽隔離結(jié)構(gòu)15之間進(jìn)行離子注入，形成漂移區(qū)16和阱區(qū)17。例如在淺溝槽隔離結(jié)構(gòu)15和墊氧化層11上形成圖案化的光刻膠層（圖中未顯示），暴露出部分墊氧化層11和第一淺溝槽隔離結(jié)構(gòu)152，注入第一摻雜離子，形成漂移區(qū)16，即漂移區(qū)16包裹LDMOS器件的淺第一淺溝槽隔離結(jié)構(gòu)152。再重新形成圖案化的光刻膠層（圖中未顯示），暴露部分墊氧化層11，注入第二摻雜離子，形成阱區(qū)17，且阱區(qū)17和漂移區(qū)16并列設(shè)置在襯底10內(nèi)。阱區(qū)17和漂移區(qū)16位于LDMOS器件兩側(cè)的第二淺溝槽隔離結(jié)構(gòu)153之間，且與LDMOS器件兩側(cè)的第二淺溝槽隔離結(jié)構(gòu)153，但阱區(qū)17和漂移區(qū)16之間并不接觸，存在預(yù)設(shè)距離。其中第一摻雜離子例如為磷（P）或砷（As）等N型雜質(zhì)，第二摻雜離子例如為硼（B）或鎵（Ga）等P型雜質(zhì)，即漂移區(qū)16為N型漂移區(qū)，阱區(qū)17為P型阱區(qū)。

請(qǐng)參閱圖8所示，在本發(fā)明一實(shí)施例中，第一摻雜離子的注入能量較大，形成深度較大的漂移區(qū)16，且第一摻雜離子的注入劑量小于形成埋層區(qū)14的P型雜質(zhì)離子的注入劑量。在本實(shí)施例中，第一摻雜離子的注入能量例如為50keV~80keV，注入劑量例如為1x10 10atoms/cm 2~1x10 12atoms/cm 2，以確保漂移區(qū)16的深度大于埋層區(qū)14的深度，以包裹埋層區(qū)14。且在漂移區(qū)16內(nèi)部，埋層區(qū)14與兩側(cè)的漂移區(qū)16形成橫向的NPN結(jié)，改變漂移區(qū)16內(nèi)的電場(chǎng)分布，提高LDMOS器件的耐壓性。且埋層區(qū)14的兩側(cè)在漂移區(qū)16內(nèi)形成兩條導(dǎo)電通路，從而降低器件的導(dǎo)通電阻，獲得高性能的LDMOS器件。第二摻雜離子的注入能量例如為50keV~80keV，注入劑量例如為1x10 10atoms/cm 2~1x10 12atoms/cm 2，獲得的阱區(qū)17與漂移區(qū)16的深度相同。且與第二淺溝槽隔離結(jié)構(gòu)153的底部形成的埋層區(qū)14的摻雜離子類型與阱區(qū)17的第二摻雜離子的類型相同，對(duì)阱區(qū)17的影響可以忽略，因此在形成埋層區(qū)14時(shí)，不需要增加光罩工序，可以提高生產(chǎn)效率，并降低生產(chǎn)成本。若在包括P型LDMOS器件和N型LDMOS器件的集成器件中，僅需要提升N型LDMOS器件的性能時(shí)，在淺溝槽內(nèi)形成內(nèi)襯氧化層后，可直接進(jìn)行P型雜質(zhì)離子注入形成P型埋層區(qū)，提高N型LDMOS器件的性能，同時(shí)，不影響P型LDMOS器件的電性，簡(jiǎn)化生產(chǎn)過(guò)程。

請(qǐng)參閱圖8所示，在本發(fā)明一實(shí)施例中，在形成漂移區(qū)16和阱區(qū)17后，對(duì)襯底10進(jìn)行快速熱退火處理。在本實(shí)施例中，例如在1000℃~1200℃下，處理40s~80s。通過(guò)快速熱退火處理，對(duì)埋層區(qū)14、漂移區(qū)16和阱區(qū)17進(jìn)行激活，能夠修復(fù)制作過(guò)程中產(chǎn)生的晶格缺陷、激活摻雜離子和最小化摻雜離子擴(kuò)散三者之間取得優(yōu)化，且快速熱退火還能減小瞬時(shí)增強(qiáng)擴(kuò)散。

請(qǐng)參閱圖9所示，在本發(fā)明一實(shí)施例中，在墊氧化層11和淺溝槽隔離結(jié)構(gòu)15上形成柵極材料層18，柵極材料層18例如為多晶硅層或金屬層。在本實(shí)施例中，柵極材料層18例如為多晶硅層，且柵極材料層18的厚度例如為50nm~100nm。柵極材料層18覆蓋墊氧化層11和淺溝槽隔離結(jié)構(gòu)15上，在柵極材料層18形成后，平坦化柵極材料層18，確保柵極材料層18遠(yuǎn)離襯底10一側(cè)的表面平整。

請(qǐng)參閱圖10至圖11所示，在本發(fā)明一實(shí)施例中，在柵極材料層18上形成圖案化光刻膠層19，且圖案化光刻膠層19覆蓋部分第一淺溝槽隔離結(jié)構(gòu)152、以及第一淺溝槽隔離結(jié)構(gòu)152靠近阱區(qū)17一側(cè)的部分墊氧化層11。以圖案化光刻膠層19為掩膜，刻蝕去除圖案化光刻膠層19外的柵極材料層18、墊氧化層11和部分第一淺溝槽隔離結(jié)構(gòu)152。在本實(shí)施例中，例如采用分步刻蝕或一步刻蝕去除柵極材料層18和墊氧化層11，在本實(shí)施例中，例如通過(guò)干法刻蝕進(jìn)行一步刻蝕，且刻蝕氣體例如包括氯氣（Cl 2）、六氟化硫（SF 6）、四氯化硅（SiCl 4）三氟甲烷（CHF 3）或四氟化碳（CF 4）等中的一種或幾種混合，去除圖案化光刻膠層19覆蓋外的柵極材料層18、墊氧化層11和部分第一淺溝槽隔離結(jié)構(gòu)152。在其他實(shí)施例中，也可選擇濕法刻蝕或濕法刻蝕和干法刻蝕相結(jié)合的方式進(jìn)行刻蝕。

請(qǐng)參閱圖7和圖11所示，在本發(fā)明一實(shí)施例中，在柵極材料層18、墊氧化層11和部分第一淺溝槽隔離結(jié)構(gòu)152刻蝕完成后，形成柵極氧化層20。其中，柵極氧化層20包括第一分部201和第二分部202，第一分部201包括漂移區(qū)16內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)152，第二分部202包括漂移區(qū)16內(nèi)的第一淺溝槽隔離結(jié)構(gòu)152靠近阱區(qū)17一側(cè)的墊氧化層11，且第二分部202覆蓋部分阱區(qū)17。即在形成柵極氧化層20的過(guò)程中，可避免在墊氧化層11和第一淺溝槽隔離結(jié)構(gòu)152之間形成缺陷，提高柵極氧化層20的耐擊穿性能。且柵極氧化層20包括了部分第一淺溝槽隔離結(jié)構(gòu)152，相當(dāng)于橫向減小了漂移區(qū)16內(nèi)的第一淺溝槽隔離結(jié)構(gòu)152的橫向尺寸，在滿足適用高壓的前提下，減小第一淺溝槽隔離結(jié)構(gòu)152的寬度，降低導(dǎo)通電阻。在本實(shí)施例中，將刻蝕后形成的柵極氧化層20及其上方的柵極材料層18定義為柵極結(jié)構(gòu)21。

請(qǐng)參閱圖12至圖13所示，在本發(fā)明一實(shí)施例中，在襯底10和柵極結(jié)構(gòu)21上形成側(cè)墻介質(zhì)層221，且側(cè)墻介質(zhì)層221的材料例如為氧化硅、氮化硅或者氧化硅和氮化硅疊層等材料。形成側(cè)墻介質(zhì)層221之后，例如可采用光刻等刻蝕工藝去除柵極結(jié)構(gòu)21、淺溝槽隔離結(jié)構(gòu)15以及部分襯底10上的側(cè)墻介質(zhì)層221，保留位于柵極結(jié)構(gòu)21兩側(cè)的側(cè)墻介質(zhì)層221。將保留下的側(cè)墻介質(zhì)層221定義側(cè)墻結(jié)構(gòu)22，且側(cè)墻結(jié)構(gòu)22的高度與柵極結(jié)構(gòu)21的高度一致，側(cè)墻結(jié)構(gòu)22的寬度由柵極結(jié)構(gòu)21的頂部至底部逐漸增加，通過(guò)設(shè)置絕緣性側(cè)墻結(jié)構(gòu)22，防止制備的LDMOS器件產(chǎn)生漏電現(xiàn)象。在本實(shí)施例中，側(cè)墻結(jié)構(gòu)22的形狀例如為圓弧狀，在其他實(shí)施例中，側(cè)墻結(jié)構(gòu)22的形狀還可以為三角形狀或L形狀。

請(qǐng)參閱圖14所示，在本發(fā)明一實(shí)施例中，在側(cè)墻結(jié)構(gòu)22形成后，在漂移區(qū)16內(nèi)形成漏區(qū)23，在阱區(qū)17內(nèi)形成源區(qū)24。具體的，通過(guò)較低的注入能量注入高含量的雜質(zhì)離子，形成重?fù)诫s區(qū)。其中，漏區(qū)23設(shè)置在漂移區(qū)16內(nèi)，且漏區(qū)23靠近襯底10的表面，漏區(qū)23的摻雜類型與漂移區(qū)16的摻雜類型相同，例如為N型重?fù)诫s區(qū)。源區(qū)24設(shè)置在阱區(qū)17內(nèi)，且源區(qū)24靠近襯底10的表面，源區(qū)24的摻雜類型與漏區(qū)23的摻雜類型相同，例如為N型重?fù)诫s區(qū)。

請(qǐng)參閱圖15所示，在本發(fā)明一實(shí)施例中，在形成漏區(qū)23和源區(qū)24后，在上漏區(qū)23、源區(qū)24和柵極結(jié)構(gòu)21上形成自對(duì)準(zhǔn)硅化物阻擋層（Self-Aligned Block，SAB）25，即自對(duì)準(zhǔn)硅化物阻擋層25覆蓋柵極結(jié)構(gòu)21、漏區(qū)23和源區(qū)24的頂部。自對(duì)準(zhǔn)硅化物阻擋層25例如為鈷化硅（SiCo）等金屬硅化物，以降低接觸電阻。具體的，在襯底10及柵極結(jié)構(gòu)21上形成介電層，將柵極結(jié)構(gòu)21、漏區(qū)23和源區(qū)24頂部的的介電層刻蝕去除，在柵極結(jié)構(gòu)21、漏區(qū)23和源區(qū)24區(qū)域上沉積金屬材料，例如鈦、鈷或鎳等，通過(guò)快速退火處理的方式將金屬材料與襯底10中的硅反應(yīng)，形成金屬硅化物，最后，去除未反應(yīng)的金屬及介電層。其中，將柵極結(jié)構(gòu)21及其上方的自對(duì)準(zhǔn)硅化物阻擋層25定義為L(zhǎng)DMOS器件的柵極，源區(qū)24及其上方的自對(duì)準(zhǔn)硅化物阻擋層25定義為L(zhǎng)DMOS器件的源極，漏區(qū)23其上方的自對(duì)準(zhǔn)硅化物阻擋層25定義為L(zhǎng)DMOS器件的漏極。在LDMOS器件工作過(guò)程中，柵極給予正向電壓，給晶體管提供基極電流，使晶體管導(dǎo)通。此時(shí)，電子從源極流向漏極，漏極處的電流較大，而在漂移區(qū)內(nèi)，由于埋層區(qū)的存在，形成的橫向NPN結(jié)能夠提供兩條導(dǎo)通電路，降低導(dǎo)通電阻，因此能夠在獲得高耐壓器件的同時(shí)，降低導(dǎo)通電阻，能夠獲得高質(zhì)量的半導(dǎo)體器件。

綜上所述，本發(fā)明提供一種半導(dǎo)體器件及其制作方法，在形成層淺溝槽后，在淺溝槽的底部形成埋層區(qū)，埋層區(qū)包裹在漂移區(qū)內(nèi)。埋層區(qū)與兩側(cè)的漂移區(qū)形成的橫向NPN結(jié)能夠提供兩條導(dǎo)通電路，降低導(dǎo)通電阻。在提高半導(dǎo)體器件耐壓性能的同時(shí)，降低導(dǎo)通電阻，能夠獲得高質(zhì)量的半導(dǎo)體器件。

以上公開(kāi)的本發(fā)明實(shí)施例只是用于幫助闡述本發(fā)明。實(shí)施例并沒(méi)有詳盡敘述所有的細(xì)節(jié)，也不限制該發(fā)明僅為所述的具體實(shí)施方式。顯然，根據(jù)本說(shuō)明書(shū)的內(nèi)容，可作很多的修改和變化。本說(shuō)明書(shū)選取并具體描述這些實(shí)施例，是為了更好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地理解和利用本發(fā)明。本發(fā)明僅受權(quán)利要求書(shū)及其全部范圍和等效物的限制。

半導(dǎo)體器件及其制作方法.pdf